# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-212217

(43)Date of publication of application: 11.08.1995

(51)Int.CI.

H03K 19/0944

(21)Application number : 06-017744

(71)Applicant: NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing: 19.01.1994

(72)Inventor: MATSUTANI YASUYUKI

MUTO SHINICHIRO


DOUSEKI TAKAKUNI YAMADA JUNZO

#### (54) LOGIC CIRCUIT

(57)Abstract:

PURPOSE: To reduce the area of logic cells and to prevent design efficiency from being deteriorated.

CONSTITUTION: A high-potential pseudo power supply line VDDV is connected to one power supply terminal of a logic gate G, and a low-potential pseudo power supply line GNDV is connected to the other power supply terminal. An HVth-PMOSFET Q1 is connected between the pseudo power supply line VDDV and a real power supply line VDD, and an HVth-NMOSFET Q2 is connected between the pseudo power supply line GNDV and a real power supply line GND. The back gates of LVth-PMOSFET Q3 and Q4 are not connected to the real power supply line VDD but connected to the pseudo power supply line VDDV. The back gates of LVth-NMOSFEY Q5 and Q6 are not connected to the real power supply line GND but connected to the dummy power supply line GNDV.



#### **LEGAL STATUS**

[Date of request for examination]

03.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3245663 [Date of registration] 02.11.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# **LOGIC CIRCUIT**

Patent Number:

JP7212217

Publication date:

1995-08-11

Inventor(s):

MATSUTANI YASUYUKI; others: 03

Applicant(s):

NIPPON TELEGR & TELEPH CORP

Requested Patent:

JP7212217

Application Number: JP19940017744 19940119

Priority Number(s):

IPC Classification:

H03K19/0944

EC Classification:

Equivalents:

JP3245663B2

#### Abstract

PURPOSE:To reduce the area of logic cells and to prevent design efficiency from being deteriorated. CONSTITUTION: A high-potential pseudo power supply line VDDV is connected to one power supply terminal of a logic gate G, and a low-potential pseudo power supply line GNDV is connected to the other power supply terminal. An HVth-PMOSFET Q1 is connected between the pseudo power supply line VDDV and a real power supply line VDD, and an HVth-NMOSFET Q2 is connected between the pseudo power supply line GNDV and a real power supply line GND. The back gates of LVth-PMOSFET Q3 and Q4 are not connected to the real power supply line VDD but connected to the pseudo power supply line VDDV. The back gates of LVth-NMOSFEY Q5 and Q6 are not connected to the real power supply line GND but connected to the dummy power supply line GNDV.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-212217

(43)公開日 平成7年(1995)8月11日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H03K 19/0944

8839 - 5 J

H03K 19/094

Α

# 審査請求 未請求 請求項の数3 FD (全 6 頁)

(21)出願番号

特願平6-17744

(22)出願日

平成6年(1994)1月19日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 松谷 康之

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 武藤 伸一郎

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 道関 隆国

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(74)代理人 弁理士 山川 政樹


最終頁に続く

# (54)【発明の名称】 論理回路

## (57)【要約】

【目的】 論理セルの低面積化を図る。設計効率が悪化 しないようにする。

【構成】 論理ゲートGの電源端子の一方に高電位の疑似電源線VDDVを接続し、他方に低電位の疑似電源線 GNDVを接続する。疑似電源線VDDVと実電源線 VDDとの間にHV<sub>1k</sub>-PMOSFET・Q1を接続し、疑似電源線GNDVと実電源線GNDとの間にHV<sub>1k</sub>-NMOSFET・Q2を接続する。LV<sub>1k</sub>-PMOSFET・Q3,Q4のバックゲートを、実電源線VDDではなく、疑似電源線VDDVに接続する。LV<sub>1k</sub>-NMOSFET・Q5,Q6のバックゲートを、実電源線GNDではなく、疑似電源線GNDVに接続する。



1

#### 【特許請求の範囲】

【請求項1】 低しきい値のPチャネルおよびNチャネル形の電界効果トランジスタからなる低しきい値論理回路と、この低しきい値論理回路の電源端子の一方および他方に接続された第1および第2の疑似電源線と、前記第1の疑似電源線と第1の実電源線との間に接続された高しきい値の第1の電界効果トランジスタと、前記第2の疑似電源線と第2の実電源線との間に接続された高しきい値の第2の電界効果トランジスタとを備えた論理回路において、

前記低しきい値論理回路におけるPチャネル形の電界効果トランジスタのバックゲートが前記第1の疑似電源線に接続され、

前記低しきい値論理回路におけるNチャネル形の電界効果トランジスタのバックゲートが前記第2の疑似電源線に接続されていることを特徴とする論理回路。

【請求項2】 低しきい値のPチャネルおよびNチャネル形の電界効果トランジスタからなる第1~第Nの低しきい値論理回路と、この第1~第Nの低しきい値論理回路の電源端子の一方および他方に接続された第1および 20第2の疑似電源線と、前配第1の疑似電源線と第1の実電源線との間に接続された高しきい値の第1の電界効果トランジスタと、前配第2の疑似電源線と第2の実電源線との間に接続された高しきい値の第2の電界効果トランジスタとを備えた論理回路において、

前記第1〜第Nの低しきい値論理回路におけるPチャネル形の電界効果トランジスタのバックゲートが前記第1の疑似電源線に接続され、

前記第1〜第Nの低しきい値論理回路におけるNチャネル形の電界効果トランジスタのバックゲートが前記第2の疑似電源線に接続されていることを特徴とする論理回路。

【請求項3】 請求項1又は2において、低しきい値の PチャネルおよびNチャネル形の電界効果トランジス タ、高しきい値の第1および第2の電界効果トランジス タがMOSFETであることを特徴とする論理回路。

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、低電圧で動作可能な 論理回路に関し、特に、動作時は低しきい値の電界効果 トランジスタからなる低しきい値論理回路で高速動作を 実現し、非動作時には高しきい値の電力制御用電界効果 トランジスタをオフすることにより低リーク特性を実現 する論理回路の改良に関するものである。

# [0002]

【従来の技術】近年、各種電子機器の携帯化の要求に応えるべく、集積回路の低電圧動作化が進められている。 この種の回路例として、アイ・イー・イー「" 1 V High-Speed Digital Circuit Technology With 0.5μm Multi-Threshold CMOS" Proceedings of IEEE A 50 SIC CONFERENCE PP.186-189, SEPT.199 3.」に示されているMT-CMOS (Multi-Threshold CMOS) 回路を図5に示す。

【0003】同図において、Gは論理ゲートであり、低 しきい値のPチャネルMOSFET (LV:L-PMOS FET)・Q3, Q4およびNチャネルMOSFET (LV<sub>18</sub>-NMOSFET)・Q5, Q6により構成さ れている。論理ゲートGの電源端子の一方には高電位の 疑似電源線VDDVが接続され、他方には低電位の疑似 10 電源線GNDVが接続されている。そして、疑似電源線 VDDVと実電源線(高電位) VDDとの間に高しきい 値のPチャネルMOSFET (HV th - PMOSFE T:電力制御用MOSFET)・Q1が接続され、疑似 電源線GNDVと実電源線GND(低電位:接地電位) との間に高しきい値のNチャネルMOSFET(HV」。 -NMOSFET:電力制御用MOSFET)・Q2が 接続されている。また、LV<sub>1k</sub>-PMOSFET・Q 3, Q4のバックゲート(基板電位)は実電源線VDD に接続され、LVii-NMOSFET・Q5, Q6のバ ックゲートは実電源線GNDに接続され、HVii-PM OSFET・Q1のバックゲートは実電源線VDDに接 続され、 $HV_{14} - NMOSFET \cdot Q2のバックゲート$ は実電源線GNDに接続されている。なお、同図におい て、SLAおよびSLBは制御線であり、Q1およびQ 2のゲートに接続されている。また、論理ゲートGは、 同様にして複数接続されている。

【0004】このMT-CMOS回路では、通常動作 時、SLAを低電位にし、SLBを高電位にする。これ により、Q1およびQ2が導通し、VDDVおよびGN DVがVDDおよびGNDに接続される。この場合、論 理ゲートGは低しきい値のMOSFET・Q3~Q6で 構成されているため、1 V程度の低い電源電圧でも高速 に動作することが可能となる。HVia-MOSFET・ Q1, Q2は一般的プロセスで用いられる $V_{10} = 0.5$ ~0. 7Vとする。LVia-MOSFET・Q3~Q6 は、製造パラツキがあってもノーマリオンにならないよ うに、 $V_{14}=0$ . 2~0. 3 V程度とする。このときの 論理ゲートGの遅延を図6に示す。論理ゲートをHV」 - MOSFETで構成した場合、すなわち通常の論理ゲ ートでは、電源電圧1V程度の時に急減に遅延が劣化す る。これに対して、LV:a-MOSFETのみで構成し た論理ゲートGでは、その遅延が緩やかな劣化しか示さ ない。このため、電源電圧1V程度において、LVII-MOSFETのみで構成した論理ゲートGは $HV_{th}-M$ OSFETで構成した論理ゲートの3倍以上の速度を示 す。これにより、図5に示したMT-CMOS回路で は、電源電圧1V付近での速度特性が、HV: n-MOS FETで構成した通常の論理ゲートに対し、大幅に改善 されていることが分かる。

【0005】しかし、LV·ii-MOSFETのリーク電

3

流はHV-1 - MOSFETの1000倍以上となり、非 動作時(スタンバイ時)の消費電流は無視し得なくな る。すなわち、低しきい値のMOSFETを使用する場 合、そのスタンパイ時のリーク電流が極めて大きくなる ことが問題となる。このため、このMT-CMOS回路 では、次のような方法で上述した問題を回避している。 すなわち、スタンパイ時には、SLAを高電位にし、S LBを低電位にし、Q1およびQ2を遮断することによ り、論理ゲートGのLVii-MOSFET・Q3~Q6 で生じるリーク電流をカットする。この場合、HV11- 10 MOSFET・Q1およびQ2のみのリーク電流となる ため、スタンパイ時の電力はLVia-MOSFETのみ で構成した回路に対し1/1000以下となる。このよ うに、このMT-CMOS回路を用いると、低電源電圧 のときの高速動作とスタンパイ時の低電力を同時に実現 することができるという利点を有する。

【0006】ところで、このMT-CMOS回路では、 疑似電源線VDDV, GNDV、疑似電源線VDDV, GNDVと実電源線VDD. GNDとの間に入る電力制 御用MOSFET・Q1, Q2およびそれらの制御線S 20 LA, SLBが必要となり、そのままでは一般のCAD では取り扱うことができない。そこで、図7に示すよう な、MT-CMOS対応のスタンダードセル(論理セ ル)が提案されている。本図は、スタンダードセルSL 0~SLn+1を配置して、MT-CMOS回路を構成 した例を示している。本スタンダードセルは、セル内に 電源線VDD、GNDの他に疑似電源線VDDV、GN DVや制御線SLA、SLBを有しており、セルを並べ るだけで自動的にそれらを接続できる構成となってい る。なお、各セルに電圧を供給するパワーセルSL0, SLn+1には、制御線SLA, SLBで制御される高 しきい値の電力制御用MOSFET・Q1, Q2が配置 されている。このスタンダードセルを用いると、HVぃ -MOSFETで構成された通常のCMOS論理セルと 同様のレイアウトをすることにより、自動的にMT-C MOS回路を構成することができる。

【0007】スタンダードセルSL1~SLnはそれぞ れ論理機能を持った論理ゲートG1~Gnを内蔵してい る。論理ゲートG1~GnはLVい-MOSFETで構 には高電位の疑似電源線VDDVが接続され、他方には 低電位の疑似電源線GNDVが接続されている。疑似電 源線VDDV, GNDVは、実電源線VDD, GNDか ら、Q1, Q2を介して電流の供給を受ける。また、ス タンダードセルSL1~SLnの保有する実電源線VD DおよびGNDには、論理ゲートG1~GnにおけるL V··· - PMOSFETおよびNMOSFETの基板電位 をとるための基板電位固定用コンタクトCTVおよびC TGが設けられている。

[0008]

【発明が解決しようとする課題】しかしながら、このよ うな従来のMT-CMOS回路では、スタンダードセル SL1~SLn内に実電源線VDD, 実電源線GND, 疑似電源線VDDV、疑似電源線GNDVの4本の配線 が必要となり、スタンダードセルSL1~SLnの占有 面積が大きくなる。また、HV:b-MOSFETで構成 された通常のCMOS論理セルは電源線、GND線のみ からなるため、このCMOS論理セルを用いた回路レイ アウトをそのままMT-СМОS回路へ応用することが

【0009】本発明はこのような課題を解決するために なされたもので、その目的とするところは、論理セルの 低面積化を図ることができ、また設計効率が悪化するこ とのない論理回路を提供することにある。

#### [0010]

できず、設計効率が悪化する。

【課題を解決するための手段】このような目的を達成す るために、本発明は、低しきい値のPチャネルおよびN チャネル形の電界効果トランジスタからなる低しきい値 論理回路と、この低しきい値論理回路の電源端子の一方 および他方に接続された第1および第2の疑似電源線 と、第1の疑似電源線と第1の実電源線との間に接続さ れた高しきい値の第1の電界効果トランジスタと、第2 の疑似電源線と第2の実電源線との間に接続された高し きい値の第2の電界効果トランジスタとを備えた論理回 路において、低しきい値論理回路におけるPチャネル形 の電界効果トランジスタのパックゲートを第1の疑似電 源線に接続するようにし、低しきい値論理回路における Nチャネル形の電界効果トランジスタのバックゲートを 第2の疑似電源線に接続するようにしたものである。

【作用】したがってこの発明によれば、低しきい値論理 回路におけるPチャネル形の電界効果トランジスタおよ びNチャネル形の電界効果トランジスタの基板電位が、 第1の疑似電源線および第2の疑似電源線よりとられ る。

#### [0012]

【実施例】以下、本発明を実施例に基づき詳細に説明す る。図1はこの発明の一実施例を示す図である。同図に おいて、Gは論理ゲートであり、LVin-PMOSFE 成されている。論理ゲートG1~Gnの電源端子の一方 40 T・Q3, Q4およびLV:1.-NMOSFET・Q5, Q6により構成されている。論理ゲートGの電源端子の 一方には高電位の疑似電源線VDDVが接続され、他方 には低電位の疑似電源線GNDVが接続されている。そ して、疑似電源線VDDVと実電源線VDDとの間にH Via-PMOSFET・Q1が接続され、疑似電源線G NDVと実電源線GNDとの間にHV:1-NMOSFE T・Q2が接続されている。

> 【0013】ここで、図5に示した従来の回路と異なる 点は、LVu - PMOSFET・Q3, Q4のパックゲ 50 ートが実電源線VDDではなく、疑似電源線VDDVに

(4)

5

接続され、LV11-NMOSFET・Q5, Q6のバッ クゲートが実電源線GNDではなく、疑似電源線GND Vに接続されている点である。なお、HVia-PMOS FET・Q1のパックゲートは実電源線VDDに接続さ れ、HVii-NMOSFET・Q2のバックゲートは実 電源線GNDに接続され、制御線SLAおよびSLBが Q1およびQ2のゲートに接続されている点、および論 理ゲートGが同様にして複数接続されている点は、図5 に示した従来の回路と同じである。

【0014】 このMT-CMOS回路においても、従来 10 の回路と同様、通常動作時、SLAを低電位にし、SL Bを高電位にする。これにより、Q1およびQ2が導通 し、VDDVおよびGNDVがVDDおよびGNDに接 続される。この時、LV11-PMOSFET・Q3, Q 4の基板電位がVDDVよりとられ、LV: L-NMOS FET・Q5、Q6の基板電位がGNDVよりとられ る。この場合、論理ゲートGは低しきい値のMOSFE T・Q3~Q6で構成されているため、1V程度の低い 電源電圧でも高速に動作することが可能となる。また、 スタンパイ時には、HVia-PMOSFET・Q1, Q 20 2をオフすることにより、低リーク特性が実現される。

【0015】図2はこのMT-CMOS回路を実際のレ イアウトパターンにした図である。すなわち、スタンダ ードセルSLO'~SLn+1'を配置して、MT-C MOS回路を構成した例を示している。スタンダードセ ルSL1'~SLn'はそれぞれ論理機能を持った論理 ゲートG1~Gnを内蔵している。論理ゲートG1~G nはLVii-MOSFETで構成されている。論理ゲー トG1~Gnの電源端子の一方には高電位の疑似電源線 VDDVが接続され、他方には低電位の疑似電源線GN 30 してよい。 DVが接続されている。疑似電源線VDDV, GNDV は、パワーセルSLO', SLn+1'の保有する実電 源線VDD、GNDから、Q1、Q2を介して電流の供 給を受ける。また、スタンダードセルSL1'~SL n'の保有する疑似電源線VDDVおよびGNDVに は、論理ゲートG1~GnにおけるLVii-PMOSF ETおよびNMOSFETの基板電位をとるための基板 電位固定用コンタクトCTVおよびCTGが設けられて

ドセルSL1'~SLn'内に疑似電源線VDDV, G NDVの2本の配線を設けるのみでよく、すなわち実電 源線VDD、GNDを省略することができ、スタンダー ドセルSL1'~SLn'の低面積化を図ることができ る。本実施例では、実際のレイアウトの結果、従来のM T-CMOS回路に比べ、15%程度の低面積化が可能 となることが判った。また、本実施例によれば、スタン ダードセルSL1'~SLn'がHVin-MOSFET で構成された通常の論理セルと同様の構成となるため、 この通常の論理セルを用いた回路レイアウトをそのまま 50 応用することができ、設計効率が悪化することがなくな

【0017】図3はHVia-MOSFETで構成された 通常のCMOS論理セルを用いたときのレイアウトパタ ーンの例である。G1'~Gn'は通常のCMOS論理 ゲートである。また、SLO", SLn+1"は通常の パワーセルである。この場合、論理ゲートG1'~G n'内のトランジスタを不純物濃度を変更することによ り低しきい値化し、パワーセルSLO", SLn+1" を図2に示したパワーセルSLO', SLn+1'に置 き換えれば、図2と同様のMT-CMOS回路となる。 このことから、図4に示すように、過去にすでに通常C MOSで設計した回路プロックまたはマクロセル(機能 回路プロック)BL内のトランジスタを不純物濃度を変 更することにより低しきい値化し、かつHV: b-MOS FET・Q1, Q2およびインパータINVを加えるこ とにより本発明に係るMT-CMOS回路になり、低電 源電圧で高速かつスタンパイ時には低リークである特性 を持たせることができる。

【0018】なお、上述した実施例において、論理ゲー トG1~Gnは、種々の論理ゲート (例えば、アンドゲ ート、オアゲート、ナンドゲート、ノアゲートなど)が 考えられ、各種論理ゲートを複数接続した構成としても よい。また、上述した実施例においては、Q1, Q2、 論理ゲートG1~Gnを構成するトランジスタをMOS FETとしたが、すなわち絶縁ゲート形の電界効果トラ ンジスタとしたが、接合形の電界効果トランジスタを用 いてもよい。また、電源セルSLO', SLn+1' は、必ずしも端に設ける必要はなく、任意の位置に配置

#### [0019]

【発明の効果】以上説明したことから明らかなように本 発明によれば、低しきい値論理回路におけるPチャネル 形の電界効果トランジスタのバックゲートを第1の疑似 電源線に接続するようにし、低しきい値論理回路におけ るNチャネル形の電界効果トランジスタのバックゲート を第2の疑似電源線に接続するようにしたので、低しき い値論理回路におけるPチャネル形の電界効果トランジ スタおよびNチャネル形の電界効果トランジスタの基板 【0016】このMT-CMOS回路では、スタンダー 40 電位が第1の疑似電源線および第2の疑似電源線よりと られるものとなり、論理セル内から実電源線を省略する ことが可能となり、論理セルの低面積化を図ることがで きるようになる。また、論理セルをHVia-MOSFE Tで構成された通常の論理セルと同様の構成とすること が可能となるため、この通常の論理セルを用いた回路レ イアウトをそのまま応用することができ、設計効率が悪 化することがなくなる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す図である。

【図2】図1に示したMT-CMOS回路を実際のレイ

(5)

特開平7-212217

7

アウトパターンにした図である。

【図3】HV14-MOSFETで構成された通常のCM OS論理セルを用いたときのレイアウトバターンを例示 する図である。

【図4】過去にすでに通常CMOSで設計された機能回 路ブロックに対する本発明の適用例を示す図である。

【図 5】 従来のMT-CMOS回路を例示する図であ

【図6】論理ゲートの遅延の比較を示す図である。

【図7】MT-CMOS対応のスタンダードセルを用い 10 GNDV た従来の回路例を示す図である。


【符号の説明】

Q 1

電力制御用MOSFET (H

V<sub>1k</sub>-PMOSFET)

# 【図1】



Q 2 電力制御用MOSFET (H V<sub>16</sub>-NMOSFET)

PチャネルMOSFET (L  $V_{th} - PMOSFET$ 

Q3, Q4

Q5, Q6 NチャネルMOSFET (L  $V_{16} - NMOSFET)$ 

VDD 実電源線 (高電位) GND 実電源線 (低電位)


VDDV 疑似電源線 (高電位) 疑似電源線 (低電位)

SLA, SLB 制御線


CTV, CTG 基板電位固定用コンタクト SLO'~SLn+1'


スタンダードセル  $G1\sim Gn$ 論理ゲート

## 【図3】





# 【図4】






[図2]





[図7]



フロントページの続き

(72)発明者 山田 順三

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内